首页
产品
技术
资料
更多
职位
活动
标签
徽章
物联网在线
首页
产品
技术
下载
行业
头条
圈子
活动
标签
找工作
排行榜
徽章
笔记
开发手册
广告投放
搜索
立即登录
免费注册
为你推荐
近期热门
最新技术
技术频道
技术频道
通信与网络
嵌入式设计
RF/无线
传感技术
移动通信
物联云
技术文章
人工智能
技术新闻
工业控制
物联网设计开发 / 嵌入式设计
使用Xilinx系统生成器实现简单的DDS
在本文中,我们将讨论使用Xilinx System Generator实现简单的直接数字频率合成器(DDS)。 System Generator是一个功能强大的工具,它将Xilinx FPGA设计过程与MATLAB的Simulink集成,后者使用高级描述轻松实...
Xilinx
2018-07-14 发布于
嵌入式设计
ARM还是x86?用于LPWAN网关的Qseven模块
来自法国物联网和嵌入式系统工程专家EXPEMB的FlexGate低功耗广域网(LPWAN)网关基于congatec公司的Qseven计算机模块。这使供应商可以自由选择任何ARM或x86低功耗处理器的客户需求。 连接的分布式...
2018-01-30 发布于
嵌入式设计
消除智能工厂中的互操作性问题
虽然关于工业物联网(IIoT)的讨论及其对成本效益,不间断运营的承诺在高管人员中是有机会的,但是系统集成商(SI)必须克服现实,找出不同的平台一个网络可以相互通信。运营技术(O...
智能工厂
2018-01-30 发布于
嵌入式设计
解决物联网设备开发的挑战
随着越来越多的消费者和业务团队遇到物联网的概念并理解其带来的机遇,渴望在数百万个个人场景中利用其潜力将是不可阻挡的。这种可能性是无限的:保持打印机/复印机的安装基础,管理...
物联网设备
2018-01-30 发布于
嵌入式设计
RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash存储器概念
常见存储器概念:RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash。存储器可以分为很多种类,其中根据掉电数据是否丢失可以分为RAM(随机存取存储器)和ROM(只读存储器),其中RAM的访问速度比较...
SRAM
EEPROM
Flash
存储器
2018-01-07 发布于
嵌入式设计
嵌入式系统之基础概念篇
1 、嵌入式系统的定义 (1)定义:以应用为中心,以计算机技术为基础,软硬件可裁剪,适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。 (2)嵌入式系统发展...
嵌入式
系统
2018-01-07 发布于
嵌入式设计
基于STM32的高性能低功耗人机界面系统设计
本文选用了意法半导体公司基于ARM最新Cortex—M3内核的STM32F103RB作为主控芯片,通过选择合适的液晶模块,构建了一个高性能低功耗的中文人机界面系统。 1、系统的工作原理 本系统以STM32F1...
STM32
功耗
人机界面
系统
2018-01-07 发布于
嵌入式设计
基于MSP430的电机功率因数的测量系统
计算机技术,尤其是单片机技术和大规模集成电路及各种新型传感元件的迅速发展和日臻成熟,微机技术在电力系统中的普及应用,使电力系统的测量和监控技术得到了快速的发展。在工业生...
MSP430
测量
系统
2018-01-07 发布于
嵌入式设计
为什么单片机中既有Flash又有EEPROM?
单片机运行时的数据都存在于RAM(随机存储器)中,在掉电后RAM 中的数据是无法保留的,那么怎样使数据在掉电后不丢失呢?这就需要使用EEPROM 或FLASHROM 等存储器来实现。 插播一段:ROM最初...
Flash
EEPROM
2018-01-07 发布于
嵌入式设计
一种基于总线的智能型执行器系统设计
在自动控制系统中,执行器同控制器或控制系统相连,共同实现对工业过程的控制。现场总线是过程控制技术、仪表工业技术和计算机网络技术三大技术领域相结合的产物。WorldFIP现场总线既...
系统
2018-01-07 发布于
嵌入式设计
GPIO的推挽输出和开漏输出
GPIO的功能,简单说就是可以根据自己的需要去配置为输入或输出。但是在配置GPIO管脚的时候,常会见到两种模式:开漏(open-drain,漏极开路)和推挽(push-pull)。 Push-Pull推挽输出 输出的器...
GPIO
2018-01-07 发布于
嵌入式设计
stm32之时钟控制
• 时钟系统与总线矩阵 • SysTick系统定时器 • RTC实时时钟 • 看门狗定时器 • 通用定时器 一、时钟系统与总线矩阵 stm32F4的时钟树如下图所示: 在STM32中,有五个时钟源,为HSI、HSE、LSI、...
stm32
时钟
控制
2018-01-07 发布于
嵌入式设计
ARM工作模式
ARM工作模式根据功能不同,可分为7类: User Mode:用户模式。操作系统的Task一般以这种模式执行。User Mode是ARM唯一的非特权模式,这表示如果CPU处于这种模式下,很多指令将不能够执行,因此...
2018-01-07 发布于
嵌入式设计
VDMA从配置到编程
使用Zynq进行视频开发的同学们,基本上会用到VDMA,尤其,HLS自动化IP生成也成为开发的一种方法,最近,通过HLS生成IP,通常AXI-Stream接口,那么就需要VDMA接口进行数据搬移。而这过程中VDM...
2018-01-07 发布于
嵌入式设计
Zynq 7015 linux跑起来之导入u-boot移植
获得u-boot源码 https://github.com/xilinx/u-boot-xlnx 我直接使用git clone来获取 新建一个用于存放u-boot的目录 git clone https://github.com/Xilinx/u-boot-xlnx.git 然后就开始下载了。 解压成功,进入到uboot源码。...
linux
2018-01-07 发布于
嵌入式设计
Linux常用指令及操作
Linux 常用指令 使用命令man+【具体指令名称】可以查看该指令的详细使用方式 Ubuntu用户首次设置root用户密码: 在终端输入命令 sudo passwd,输入当前用户的密码然后回车进行设置 ls 显示文件或...
Linux
2018-01-07 发布于
嵌入式设计
QDR SRAM接口FPGA 详细Verilog代码
QDR SRAM介绍 QDR 具有独立的读、写数据通路,均使用DDR,在每个时钟周期内会传输四个总线宽度的数据 (两个读和两个写),这就是QDR四倍数据速率的由来。 这里用到的是典型2字突发的QDR,...
SRAM
接口
FPGA
2018-01-07 发布于
嵌入式设计
Edico Genome推出基于AWS EC2 F1实例的基因组分析应用
Edico Genome公司之前就曾开发出了基因组分析算法,为了实现算法加速,该公司原本打算开发一个ASIC(精简指令集)处理器,但是这种方案灵活性太差,尤其是随着算法的更新,计算性能需求...
应用
2018-01-06 发布于
嵌入式设计
RohdeSchwarz便携式4.0GHz的频谱分析仪里面的Zynq AP SoC
背景: 无论是在实验室调试嵌入式设备,还是在外场解决复杂的问题,都需要一款便携式的频谱分析仪,在要求有高性能和较宽的测试范围的同时,我们还希望这个仪器有着较小的功耗,这...
便携式
频谱分析仪
2018-01-04 发布于
嵌入式设计
Aldec的边缘计算示例: Zynq SoC 的 FPGA架构将嵌入式视觉/ ADAS性能提升了10倍
Aldec的一个应用工程师 Farhad Fallah 在 New Electronics 网站上发表的一篇题为生活在边缘的文章最近引起了我的注意,因为它简洁地描述了为什么 FPGA 对于许多高性能的边缘计算应用如此有用...
计算
FPGA
嵌入式
ADAS
2018-01-04 发布于
嵌入式设计
恒扬数据携手OpenPOWER多家成员共同推进基于CAPI SNAP框架的FPGA加速应用开发
日前,以“智慧链接新智能 创新加速助中国” 为主题2017年OpenPOWER 中国高峰论坛在京隆重召开,包括IBM、赛灵思、英伟达、浪潮、中太服务器、恒扬数据等在内的联盟成员出席了此次盛会并...
SNAP
FPGA
2018-01-04 发布于
嵌入式设计
英国伯明翰大学团队使用Theano,Python,PYNQ和Zynq开发定点Deep Recurrent神经网络
可编程逻辑(PLD)是由一种通用的集成电路产生的,逻辑功能按照用户对器件编程来确定,用户可以自行编程把数字系统集成在PLD中。经过多年的发展,可编程逻辑器件由70年代的可编程逻辑阵...
英国
Python
神经网络
2018-01-04 发布于
嵌入式设计
免费培训:UltraFast 设计方法
本讲座将介绍 FPGA 设计的最佳设计方法,包括 HDL 编码技术、同步设计技术、复位技术、流水线技术等。同时,也将介绍如何使用 Xilinx 推荐的基线技术逐步满足时序收敛要求。 培训日期: 2...
2018-01-04 发布于
嵌入式设计
Zynq 7015 linux跑起来之导入SDK生成FSBL
上一节相当于成功生成了PS部分,这一部分利用上一步生成的文件来导入到SDK中。 在vivado中点File->Export Hardware我这里把Include bitstream给勾上了。 然后File->Launch SDK 点OK,稍等一下,就会跳出SDK,...
linux
2017-12-28 发布于
嵌入式设计
LVDS高速ADC接口, Xilinx FPGA实现
LVDS 即Low-Voltage Differential Signaling。FPGA的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像IS...
接口
Xilinx
FPGA
2017-12-28 发布于
嵌入式设计
首页
1
2
3
4
5
6
7
8
9
10
11
下一页
末页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
回顶部